Pagbubunyag sa Disenyo at Paggawa ng Silicon Carbide (SiC) Chips: Mula sa mga Pangunahing Kaalaman hanggang sa Aplikasyon

Ang mga Silicon Carbide (SiC) MOSFET ay mga high-performance power semiconductor device na naging mahalaga sa mga industriya mula sa mga electric vehicle at renewable energy hanggang sa industrial automation. Kung ikukumpara sa mga tradisyonal na silicon (Si) MOSFET, ang mga SiC MOSFET ay nag-aalok ng superior performance sa ilalim ng matinding mga kondisyon, kabilang ang mataas na temperatura, boltahe, at frequency. Gayunpaman, ang pagkamit ng pinakamainam na performance sa mga SiC device ay higit pa sa simpleng pagkuha ng mga de-kalidad na substrate at epitaxial layer—nangangailangan ito ng masusing disenyo at mga advanced na proseso ng pagmamanupaktura. Ang artikulong ito ay nagbibigay ng malalim na paggalugad sa istruktura ng disenyo at mga proseso ng pagmamanupaktura na nagbibigay-daan sa mga high-performance na SiC MOSFET.

1. Disenyo ng Istruktura ng Chip: Tumpak na Layout para sa Mataas na Kahusayan

Ang disenyo ng mga SiC MOSFET ay nagsisimula sa layout ngSiC wafer, na siyang pundasyon para sa lahat ng katangian ng aparato. Ang isang tipikal na SiC MOSFET chip ay binubuo ng ilang mahahalagang bahagi sa ibabaw nito, kabilang ang:

• Pinagmulan ng Pad

• Pad ng Gate

• Kelvin Source Pad

AngSingsing ng Pagtatapos sa Gilid(oSingsing ng Presyon) ay isa pang mahalagang katangian na matatagpuan sa paligid ng paligid ng chip. Ang singsing na ito ay nakakatulong na mapabuti ang breakdown voltage ng device sa pamamagitan ng pagpapagaan ng konsentrasyon ng electric field sa mga gilid ng chip, kaya pinipigilan ang mga leakage current at pinahuhusay ang pagiging maaasahan ng device. Kadalasan, ang Edge Termination Ring ay batay sa isangPagpapalawig ng Pagtatapos ng Sangandaan (JTE)istruktura, na gumagamit ng malalim na doping upang ma-optimize ang distribusyon ng electric field at mapabuti ang breakdown voltage ng MOSFET.

2. Mga Aktibong Selula: Pangunahing Kaalaman sa Pagganap ng Paglipat

AngMga Aktibong SelulaSa isang SiC MOSFET, ang mga ito ay responsable para sa conduction at switching ng kuryente. Ang mga cell na ito ay nakaayos nang parallel, kung saan ang bilang ng mga cell ay direktang nakakaapekto sa pangkalahatang on-resistance (Rds(on)) at short-circuit current capacity ng device. Upang ma-optimize ang performance, ang distansya sa pagitan ng mga cell (kilala bilang "cell pitch") ay binabawasan, na nagpapabuti sa pangkalahatang conduction efficiency.

Ang mga aktibong selula ay maaaring idisenyo sa dalawang pangunahing anyo ng istruktura:patagattrinseramga istruktura. Ang planar na istruktura, bagama't mas simple at mas maaasahan, ay may mga limitasyon sa pagganap dahil sa pagitan ng mga cell. Sa kabaligtaran, ang mga trench na istruktura ay nagbibigay-daan para sa mas mataas na densidad ng mga kaayusan ng cell, na binabawasan ang Rds(on) at nagbibigay-daan sa mas mataas na paghawak ng kuryente. Habang ang mga trench na istruktura ay nakakakuha ng katanyagan dahil sa kanilang higit na mahusay na pagganap, ang mga planar na istruktura ay nag-aalok pa rin ng mataas na antas ng pagiging maaasahan at patuloy na ino-optimize para sa mga partikular na aplikasyon.

3. Istruktura ng JTE: Pagpapabuti ng Pagharang sa Boltahe

AngPagpapalawig ng Pagtatapos ng Sangandaan (JTE)Ang istruktura ay isang mahalagang katangian ng disenyo sa mga SiC MOSFET. Pinapabuti ng JTE ang kakayahan ng aparato na humarang sa boltahe sa pamamagitan ng pagkontrol sa distribusyon ng electric field sa mga gilid ng chip. Mahalaga ito para maiwasan ang maagang pagkasira sa gilid, kung saan kadalasang nakakumpol ang matataas na electric field.

Ang bisa ng JTE ay nakasalalay sa ilang mga salik:

• Lapad ng Rehiyon ng JTE at Antas ng DopingAng lapad ng rehiyon ng JTE at ang konsentrasyon ng mga dopant ang tumutukoy sa distribusyon ng electric field sa mga gilid ng device. Ang mas malapad at mas maraming doping rehiyon ng JTE ay maaaring makabawas sa electric field at makapagpahusay ng breakdown voltage.

• Anggulo at Lalim ng Kono ng JTEAng anggulo at lalim ng JTE cone ay nakakaimpluwensya sa distribusyon ng electric field at sa huli ay nakakaapekto sa breakdown voltage. Ang mas maliit na anggulo ng cone at mas malalim na rehiyon ng JTE ay nakakatulong sa pagbabawas ng lakas ng electric field, kaya pinapabuti ang kakayahan ng device na makayanan ang mas mataas na boltahe.

• Pag-iimpake sa IbabawAng surface passivation layer ay gumaganap ng mahalagang papel sa pagbabawas ng mga leakage current sa ibabaw at pagpapahusay ng breakdown voltage. Tinitiyak ng isang mahusay na na-optimize na passivation layer na ang aparato ay gumagana nang maaasahan kahit sa mataas na boltahe.

Ang pamamahala ng init ay isa pang mahalagang konsiderasyon sa disenyo ng JTE. Ang mga SiC MOSFET ay may kakayahang gumana sa mas mataas na temperatura kaysa sa kanilang mga katapat na silicon, ngunit ang labis na init ay maaaring magpababa sa pagganap at pagiging maaasahan ng aparato. Bilang resulta, ang disenyo ng init, kabilang ang pagpapakalat ng init at pagliit ng thermal stress, ay mahalaga sa pagtiyak ng pangmatagalang katatagan ng aparato.

4. Mga Pagkawala ng Paglipat at Paglaban sa Konduksyon: Pag-optimize ng Pagganap

Sa mga SiC MOSFET,resistensya sa konduksyon(Mga Rds(on)) atmga pagkalugi sa paglipatay dalawang pangunahing salik na tumutukoy sa pangkalahatang kahusayan. Bagama't ang Rds(on) ang namamahala sa kahusayan ng konduksyon ng kuryente, ang mga pagkawala ng switching ay nangyayari sa panahon ng mga transisyon sa pagitan ng mga estado ng on at off, na nag-aambag sa pagbuo ng init at pagkawala ng enerhiya.

Upang ma-optimize ang mga parameter na ito, maraming salik sa disenyo ang kailangang isaalang-alang:

• Cell PitchAng pitch, o espasyo sa pagitan ng mga aktibong cell, ay may mahalagang papel sa pagtukoy ng Rds(on) at bilis ng paglipat. Ang pagbabawas ng pitch ay nagbibigay-daan para sa mas mataas na densidad ng cell at mas mababang conduction resistance, ngunit ang ugnayan sa pagitan ng laki ng pitch at pagiging maaasahan ng gate ay dapat ding balansehin upang maiwasan ang labis na leakage currents.

• Kapal ng Gate OxideAng kapal ng gate oxide layer ay nakakaapekto sa gate capacitance, na siya namang nakakaimpluwensya sa switching speed at Rds(on). Ang mas manipis na gate oxide ay nagpapataas ng switching speed ngunit nagpapataas din ng panganib ng gate leakage. Samakatuwid, ang paghahanap ng pinakamainam na kapal ng gate oxide ay mahalaga para sa pagbabalanse ng bilis at pagiging maaasahan.

• Paglaban sa GateAng resistensya ng materyal ng gate ay nakakaapekto sa parehong bilis ng paglipat at sa pangkalahatang resistensya ng konduksyon. Sa pamamagitan ng pagsasamaresistensya ng gateDirektang ipinapasok sa chip, nagiging mas maayos ang disenyo ng module, na binabawasan ang pagiging kumplikado at mga potensyal na problema sa proseso ng packaging.

5. Pinagsamang Paglaban sa Gate: Pagpapasimple ng Disenyo ng Module

Sa ilang disenyo ng SiC MOSFET,pinagsamang resistensya ng gateay ginagamit, na nagpapadali sa disenyo at proseso ng paggawa ng modyul. Sa pamamagitan ng pag-aalis ng pangangailangan para sa mga external gate resistor, binabawasan ng pamamaraang ito ang bilang ng mga kinakailangang bahagi, binabawasan ang mga gastos sa paggawa, at pinapabuti ang pagiging maaasahan ng modyul.

Ang pagsasama ng gate resistance nang direkta sa chip ay nagbibigay ng ilang benepisyo:

• Pinasimpleng Pag-assemble ng ModulePinapadali ng integrated gate resistance ang proseso ng paglalagay ng mga kable at binabawasan ang panganib ng pagkasira.

• Pagbabawas ng Gastos: Ang pag-aalis ng mga panlabas na bahagi ay nakakabawas sa bill of materials (BOM) at pangkalahatang gastos sa pagmamanupaktura.

• Pinahusay na Kakayahang Mag-empakeAng integrasyon ng gate resistance ay nagbibigay-daan para sa mas siksik at mahusay na mga disenyo ng module, na humahantong sa pinahusay na paggamit ng espasyo sa pangwakas na packaging.

6. Konklusyon: Isang Komplikadong Proseso ng Disenyo para sa mga Advanced na Device

Ang pagdidisenyo at paggawa ng mga SiC MOSFET ay kinabibilangan ng masalimuot na interaksyon ng maraming parametro ng disenyo at mga proseso ng paggawa. Mula sa pag-optimize ng layout ng chip, disenyo ng aktibong cell, at mga istruktura ng JTE, hanggang sa pagliit ng conduction resistance at switching losses, ang bawat elemento ng aparato ay dapat na pinong-tune upang makamit ang pinakamahusay na posibleng pagganap.

Kasabay ng patuloy na pagsulong sa teknolohiya ng disenyo at pagmamanupaktura, ang mga SiC MOSFET ay nagiging mas mahusay, maaasahan, at matipid. Habang lumalaki ang pangangailangan para sa mga aparatong may mataas na pagganap at matipid sa enerhiya, ang mga SiC MOSFET ay handa nang gumanap ng mahalagang papel sa pagpapagana ng susunod na henerasyon ng mga sistemang elektrikal, mula sa mga sasakyang de-kuryente hanggang sa mga renewable energy grid at higit pa.