Abstract ng SiC wafer
Mga wafer ng Silicon carbide (SiC).naging substrate ng pagpili para sa high-power, high-frequency, at high-temperature na electronics sa mga sektor ng automotive, renewable energy, at aerospace. Sinasaklaw ng aming portfolio ang mga pangunahing polytype at doping scheme—nitrogen-doped 4H (4H-N), high-purity semi-insulating (HPSI), nitrogen-doped 3C (3C-N), at p-type 4H/6H (4H/6H-P)—na inaalok sa tatlong kalidad na mga marka: PRIME (fully polished, device-grades na proseso) RESEARCH (mga pasadyang epi layer at doping profile para sa R&D). Ang mga diameter ng wafer ay sumasaklaw sa 2″, 4″, 6″, 8″, at 12″ upang umangkop sa parehong mga legacy na tool at advanced na fab. Nagbibigay din kami ng mga monocrystalline boule at mga precisely oriented na seed crystal para suportahan ang in-house na paglaki ng kristal.
Nagtatampok ang aming 4H-N wafers ng mga density ng carrier mula 1×10¹⁶ hanggang 1×10¹⁹ cm⁻³ at resistivity na 0.01–10 Ω·cm, na naghahatid ng mahusay na electron mobility at breakdown field na higit sa 2 MV/cm—angkop para sa mga Schottky diode, MOSFET. Ang mga substrate ng HPSI ay lumampas sa 1×10¹² Ω·cm resistivity na may mga density ng micropipe na mas mababa sa 0.1 cm⁻², na tinitiyak ang minimal na pagtagas para sa mga RF at microwave device. Ang Cubic 3C-N, na available sa 2″ at 4″ na mga format, ay nagbibigay-daan sa heteroepitaxy sa silicon at sumusuporta sa mga nobelang photonic at MEMS application. Ang P-type na 4H/6H-P na mga wafer, na pinadodop ng aluminum sa 1×10¹⁶–5×10¹⁸ cm⁻³, ay nagpapadali sa mga pantulong na arkitektura ng device.
Ang SiC wafer ,PRIME wafers ay sumasailalim sa chemical–mechanical polishing sa <0.2 nm RMS surface roughness, kabuuang kapal ng variation sa ilalim ng 3 µm, at bow <10 µm. Pinapabilis ng mga substrate ng DUMMY ang pagpupulong at mga pagsubok sa packaging, habang ang mga wafer ng RESEARCH ay nagtatampok ng mga kapal ng epi-layer na 2–30 µm at pinasadyang doping. Lahat ng produkto ay na-certify ng X-ray diffraction (rocking curve <30 arcsec) at Raman spectroscopy, na may mga electrical test—Hall measurements, C–V profiling, at micropipe scanning—na tinitiyak ang pagsunod sa JEDEC at SEMI.
Ang mga boule na hanggang 150 mm diameter ay pinalaki sa pamamagitan ng PVT at CVD na may dislocation density na mas mababa sa 1×10³ cm⁻² at mababang micropipe count. Ang mga seed crystal ay pinuputol sa loob ng 0.1° ng c-axis upang magarantiya ang muling paglaki at mataas na ani ng paghiwa.
Sa pamamagitan ng pagsasama-sama ng maraming polytype, doping variant, mga marka ng kalidad, laki ng SiC wafer, at in-house na boule at seed-crystal na produksyon, ang aming platform ng SiC substrate ay nag-streamline ng mga supply chain at nagpapabilis ng pag-develop ng device para sa mga de-koryenteng sasakyan, smart grid, at mga application sa harsh-environment.
Abstract ng SiC wafer
Mga wafer ng Silicon carbide (SiC).naging SiC substrate na pinili para sa high-power, high-frequency, at high-temperature na electronics sa mga sektor ng automotive, renewable energy, at aerospace. Sinasaklaw ng aming portfolio ang mga pangunahing polytype at doping scheme—nitrogen-doped 4H (4H-N), high-purity semi-insulating (HPSI), nitrogen-doped 3C (3C-N), at p-type 4H/6H (4H/6H-P)—na inaalok sa tatlong kalidad na grado: SiC waferPRIME (ganap na pinakintab, device-grade substrates), DUMMY (lapped o unpolished para sa mga pagsubok sa proseso), at RESEARCH (custom na epi layer at doping profile para sa R&D). Ang mga diameter ng SiC Wafer ay sumasaklaw sa 2″, 4″, 6″, 8″, at 12″ upang umangkop sa parehong mga legacy na tool at advanced na fab. Nagbibigay din kami ng mga monocrystalline boule at mga precisely oriented na seed crystal para suportahan ang in-house na paglaki ng kristal.
Nagtatampok ang aming 4H-N SiC wafers ng mga density ng carrier mula 1×10¹⁶ hanggang 1×10¹⁹ cm⁻³ at resistivity na 0.01–10 Ω·cm, na naghahatid ng mahusay na electron mobility at breakdown field na higit sa 2 MV/cm—angkop para sa mga Schottky diode, at, MOSFET. Ang mga substrate ng HPSI ay lumampas sa 1×10¹² Ω·cm resistivity na may mga density ng micropipe na mas mababa sa 0.1 cm⁻², na tinitiyak ang minimal na pagtagas para sa mga RF at microwave device. Ang Cubic 3C-N, na available sa 2″ at 4″ na mga format, ay nagbibigay-daan sa heteroepitaxy sa silicon at sumusuporta sa mga nobelang photonic at MEMS application. SiC wafer P-type 4H/6H-P wafers, doped na may aluminum sa 1×10¹⁶–5×10¹⁸ cm⁻³, pinapadali ang mga pantulong na arkitektura ng device.
Ang SiC wafer PRIME wafer ay sumasailalim sa chemical–mechanical polishing hanggang <0.2 nm RMS na pagkamagaspang sa ibabaw, kabuuang pagkakaiba-iba ng kapal sa ilalim ng 3 µm, at bow <10 µm. Pinapabilis ng mga substrate ng DUMMY ang pagpupulong at mga pagsubok sa packaging, habang ang mga wafer ng RESEARCH ay nagtatampok ng mga kapal ng epi-layer na 2–30 µm at pinasadyang doping. Lahat ng produkto ay na-certify ng X-ray diffraction (rocking curve <30 arcsec) at Raman spectroscopy, na may mga electrical test—Hall measurements, C–V profiling, at micropipe scanning—na tinitiyak ang pagsunod sa JEDEC at SEMI.
Ang mga boule na hanggang 150 mm diameter ay pinalaki sa pamamagitan ng PVT at CVD na may dislocation density na mas mababa sa 1×10³ cm⁻² at mababang micropipe count. Ang mga seed crystal ay pinuputol sa loob ng 0.1° ng c-axis upang magarantiya ang muling paglaki at mataas na ani ng paghiwa.
Sa pamamagitan ng pagsasama-sama ng maraming polytype, doping variant, mga marka ng kalidad, laki ng SiC wafer, at in-house na boule at seed-crystal na produksyon, ang aming platform ng SiC substrate ay nag-streamline ng mga supply chain at nagpapabilis ng pag-develop ng device para sa mga de-koryenteng sasakyan, smart grid, at mga application sa harsh-environment.
Larawan ni SiC wafer
6inch 4H-N type SiC wafer's data sheet
| 6inch SiC wafers data sheet | ||||
| Parameter | Sub-Parameter | Z Grade | P Baitang | D Marka |
| diameter | 149.5–150.0 mm | 149.5–150.0 mm | 149.5–150.0 mm | |
| kapal | 4H‑N | 350 µm ± 15 µm | 350 µm ± 25 µm | 350 µm ± 25 µm |
| kapal | 4H‑SI | 500 µm ± 15 µm | 500 µm ± 25 µm | 500 µm ± 25 µm |
| Oryentasyon ng Wafer | Off axis: 4.0° patungo sa <11-20> ±0.5° (4H-N); Sa axis: <0001> ±0.5° (4H-SI) | Off axis: 4.0° patungo sa <11-20> ±0.5° (4H-N); Sa axis: <0001> ±0.5° (4H-SI) | Off axis: 4.0° patungo sa <11-20> ±0.5° (4H-N); Sa axis: <0001> ±0.5° (4H-SI) | |
| Densidad ng Micropipe | 4H‑N | ≤ 0.2 cm⁻² | ≤ 2 cm⁻² | ≤ 15 cm⁻² |
| Densidad ng Micropipe | 4H‑SI | ≤ 1 cm⁻² | ≤ 5 cm⁻² | ≤ 15 cm⁻² |
| Resistivity | 4H‑N | 0.015–0.024 Ω·cm | 0.015–0.028 Ω·cm | 0.015–0.028 Ω·cm |
| Resistivity | 4H‑SI | ≥ 1×10¹⁰ Ω·cm | ≥ 1×10⁵ Ω·cm | |
| Pangunahing Flat na Oryentasyon | [10-10] ± 5.0° | [10-10] ± 5.0° | [10-10] ± 5.0° | |
| Pangunahing Flat na Haba | 4H‑N | 47.5 mm ± 2.0 mm | ||
| Pangunahing Flat na Haba | 4H‑SI | bingaw | ||
| Pagbubukod ng Edge | 3 mm | |||
| Warp/LTV/TTV/Bow | ≤2.5 µm / ≤6 µm / ≤25 µm / ≤35 µm | ≤5 µm / ≤15 µm / ≤40 µm / ≤60 µm | ||
| Kagaspangan | Polish | Ra ≤ 1 nm | ||
| Kagaspangan | CMP | Ra ≤ 0.2 nm | Ra ≤ 0.5 nm | |
| Mga Bitak sa Gilid | wala | Pinagsama-samang haba ≤ 20 mm, solong ≤ 2 mm | ||
| Hex Plate | Pinagsama-samang lugar ≤ 0.05% | Pinagsama-samang lugar ≤ 0.1% | Pinagsama-samang lugar ≤ 1% | |
| Mga Lugar ng Polytype | wala | Pinagsama-samang lugar ≤ 3% | Pinagsama-samang lugar ≤ 3% | |
| Mga Pagsasama ng Carbon | Pinagsama-samang lugar ≤ 0.05% | Pinagsama-samang lugar ≤ 3% | ||
| Mga Gasgas sa Ibabaw | wala | Pinagsama-samang haba ≤ 1 × wafer diameter | ||
| Mga Edge Chip | Walang pinahihintulutan ≥ 0.2 mm ang lapad at lalim | Hanggang 7 chips, ≤ 1 mm bawat isa | ||
| TSD (Threading Screw Dislocation) | ≤ 500 cm⁻² | N/A | ||
| BPD (Base Plane Dislocation) | ≤ 1000 cm⁻² | N/A | ||
| Kontaminasyon sa Ibabaw | wala | |||
| Packaging | Multi-wafer cassette o single wafer container | Multi-wafer cassette o single wafer container | Multi-wafer cassette o single wafer container | |
4inch 4H-N type SiC wafer's data sheet
| 4inch SiC wafer's data sheet | |||
| Parameter | Zero MPD Production | Karaniwang Marka ng Produksyon (P Grade) | Dummy Grade (D Grade) |
| diameter | 99.5 mm–100.0 mm | ||
| Kapal (4H-N) | 350 µm±15 µm | 350 µm±25 µm | |
| Kapal (4H-Si) | 500 µm±15 µm | 500 µm±25 µm | |
| Oryentasyon ng Wafer | Off axis: 4.0° patungo sa <1120> ±0.5° para sa 4H-N; Sa axis: <0001> ±0.5° para sa 4H-Si | ||
| Densidad ng Micropipe (4H-N) | ≤0.2 cm⁻² | ≤2 cm⁻² | ≤15 cm⁻² |
| Densidad ng Micropipe (4H-Si) | ≤1 cm⁻² | ≤5 cm⁻² | ≤15 cm⁻² |
| Resistivity (4H-N) | 0.015–0.024 Ω·cm | 0.015–0.028 Ω·cm | |
| Resistivity (4H-Si) | ≥1E10 Ω·cm | ≥1E5 Ω·cm | |
| Pangunahing Flat na Oryentasyon | [10-10] ±5.0° | ||
| Pangunahing Flat na Haba | 32.5 mm ±2.0 mm | ||
| Pangalawang Flat na Haba | 18.0 mm ±2.0 mm | ||
| Pangalawang Flat na Oryentasyon | Silicon face up: 90° CW mula sa prime flat ±5.0° | ||
| Pagbubukod ng Edge | 3 mm | ||
| LTV/TTV/Bow Warp | ≤2.5 µm/≤5 µm/≤15 µm/≤30 µm | ≤10 µm/≤15 µm/≤25 µm/≤40 µm | |
| Kagaspangan | Polish Ra ≤1 nm; CMP Ra ≤0.2 nm | Ra ≤0.5 nm | |
| Mga Bitak sa Gilid Sa pamamagitan ng Mataas na Intensity Light | wala | wala | Pinagsama-samang haba ≤10 mm; solong haba ≤2 mm |
| Hex Plate Sa pamamagitan ng High Intensity Light | Pinagsama-samang lugar ≤0.05% | Pinagsama-samang lugar ≤0.05% | Pinagsama-samang lugar ≤0.1% |
| Mga Polytype na Lugar Sa pamamagitan ng High Intensity Light | wala | Pinagsama-samang lugar ≤3% | |
| Visual Carbon Inclusions | Pinagsama-samang lugar ≤0.05% | Pinagsama-samang lugar ≤3% | |
| Mga Gasgas sa Ibabaw ng Silicon Sa pamamagitan ng High Intensity Light | wala | Pinagsama-samang haba ≤1 wafer diameter | |
| Mga Edge Chip Sa pamamagitan ng High Intensity Light | Walang pinahihintulutan na ≥0.2 mm ang lapad at lalim | 5 ang pinapayagan, ≤1 mm bawat isa | |
| Silicon Surface Contamination Sa pamamagitan ng High Intensity Light | wala | ||
| Paglinsad ng tornilyo sa sinulid | ≤500 cm⁻² | N/A | |
| Packaging | Multi-wafer cassette o single wafer container | Multi-wafer cassette o single wafer container | Multi-wafer cassette o single wafer container |
4inch HPSI type SiC wafer's data sheet
| 4inch HPSI type SiC wafer's data sheet | |||
| Parameter | Zero MPD Production Grade (Z Grade) | Karaniwang Marka ng Produksyon (P Grade) | Dummy Grade (D Grade) |
| diameter | 99.5–100.0 mm | ||
| Kapal (4H-Si) | 500 µm ±20 µm | 500 µm ±25 µm | |
| Oryentasyon ng Wafer | Off axis: 4.0° patungo sa <11-20> ±0.5° para sa 4H-N; Sa axis: <0001> ±0.5° para sa 4H-Si | ||
| Densidad ng Micropipe (4H-Si) | ≤1 cm⁻² | ≤5 cm⁻² | ≤15 cm⁻² |
| Resistivity (4H-Si) | ≥1E9 Ω·cm | ≥1E5 Ω·cm | |
| Pangunahing Flat na Oryentasyon | (10-10) ±5.0° | ||
| Pangunahing Flat na Haba | 32.5 mm ±2.0 mm | ||
| Pangalawang Flat na Haba | 18.0 mm ±2.0 mm | ||
| Pangalawang Flat na Oryentasyon | Silicon face up: 90° CW mula sa prime flat ±5.0° | ||
| Pagbubukod ng Edge | 3 mm | ||
| LTV/TTV/Bow Warp | ≤3 µm/≤5 µm/≤15 µm/≤30 µm | ≤10 µm/≤15 µm/≤25 µm/≤40 µm | |
| Kagaspangan (C mukha) | Polish | Ra ≤1 nm | |
| Kagaspangan (Si face) | CMP | Ra ≤0.2 nm | Ra ≤0.5 nm |
| Mga Bitak sa Gilid Sa pamamagitan ng Mataas na Intensity Light | wala | Pinagsama-samang haba ≤10 mm; solong haba ≤2 mm | |
| Hex Plate Sa pamamagitan ng High Intensity Light | Pinagsama-samang lugar ≤0.05% | Pinagsama-samang lugar ≤0.05% | Pinagsama-samang lugar ≤0.1% |
| Mga Polytype na Lugar Sa pamamagitan ng High Intensity Light | wala | Pinagsama-samang lugar ≤3% | |
| Visual Carbon Inclusions | Pinagsama-samang lugar ≤0.05% | Pinagsama-samang lugar ≤3% | |
| Mga Gasgas sa Ibabaw ng Silicon Sa pamamagitan ng High Intensity Light | wala | Pinagsama-samang haba ≤1 wafer diameter | |
| Mga Edge Chip Sa pamamagitan ng High Intensity Light | Walang pinahihintulutan na ≥0.2 mm ang lapad at lalim | 5 ang pinapayagan, ≤1 mm bawat isa | |
| Silicon Surface Contamination Sa pamamagitan ng High Intensity Light | wala | wala | |
| Paglinsad ng Threading Screw | ≤500 cm⁻² | N/A | |
| Packaging | Multi-wafer cassette o single wafer container | ||
Application ng SiC wafer
-
SiC Wafer Power Modules para sa EV Inverters
Ang mga MOSFET at diode na nakabase sa SiC na wafer na binuo sa mga de-kalidad na substrate ng SiC wafer ay naghahatid ng napakababang pagkawala ng switching. Sa pamamagitan ng paggamit ng teknolohiyang SiC wafer, ang mga power module na ito ay gumagana sa mas matataas na boltahe at temperatura, na nagbibigay-daan sa mas mahusay na traction inverters. Ang pagsasama ng SiC wafer dies sa mga yugto ng kuryente ay binabawasan ang mga kinakailangan sa paglamig at footprint, na nagpapakita ng buong potensyal ng SiC wafer innovation. -
Mga High-Frequency na RF at 5G na Device sa SiC Wafer
Ang mga RF amplifier at switch na gawa sa semi-insulating SiC wafer platform ay nagpapakita ng superyor na thermal conductivity at breakdown voltage. Pinaliit ng substrate ng SiC wafer ang dielectric na pagkalugi sa mga frequency ng GHz, habang ang lakas ng materyal ng SiC wafer ay nagbibigay-daan para sa matatag na operasyon sa ilalim ng mataas na kapangyarihan at mga kondisyong mataas ang temperatura—na ginagawang ang SiC wafer ang napiling substrate para sa mga susunod na gen 5G base station at radar system. -
Optoelectronic at LED Substrates mula sa SiC Wafer
Ang mga asul at UV LED na lumago sa mga substrate ng SiC wafer ay nakikinabang mula sa mahusay na pagtutugma ng sala-sala at pag-alis ng init. Ang paggamit ng isang pinakintab na C-face na SiC wafer ay nagsisiguro ng pare-parehong epitaxial layer, habang ang likas na tigas ng SiC wafer ay nagbibigay-daan sa fine wafer thinning at maaasahang packaging ng device. Ginagawa nitong SiC wafer ang go-to platform para sa mga high-power, pang-habambuhay na LED application.
Q&A ng SiC wafer
1. T: Paano ginagawa ang SiC wafers?
A:
Ginawa ang mga wafer ng SiCMga Detalyadong Hakbang
-
SiC wafersPaghahanda ng Hilaw na Materyal
- Gumamit ng ≥5N-grade SiC powder (mga impurities ≤1 ppm).
- Salain at i-pre-bake para maalis ang mga natitirang carbon o nitrogen compound.
-
SiCPaghahanda ng Kristal ng Binhi
-
Kumuha ng isang piraso ng 4H-SiC na solong kristal, hiwain sa kahabaan ng 〈0001〉 na oryentasyon sa ~10 × 10 mm².
-
Precision polish sa Ra ≤0.1 nm at markahan ang kristal na oryentasyon.
-
-
SiCPaglago ng PVT (Pisikal na Singaw na Transport)
-
I-load ang graphite crucible: ibaba na may SiC powder, itaas na may seed crystal.
-
Lumikas sa 10⁻³–10⁻⁵ Torr o backfill na may high-purity helium sa 1 atm.
-
Heat source zone sa 2100–2300 ℃, panatilihin ang seed zone na 100–150 ℃ mas malamig.
-
Kontrolin ang rate ng paglago sa 1–5 mm/h para balansehin ang kalidad at throughput.
-
-
SiCIngot Annealing
-
Ilagay ang as-grown SiC ingot sa 1600–1800 ℃ sa loob ng 4–8 oras.
-
Layunin: mapawi ang mga thermal stress at bawasan ang density ng dislokasyon.
-
-
SiCPaghiwa ng ostiya
-
Gumamit ng diamond wire saw para hiwain ang ingot sa 0.5–1 mm na kapal na wafer.
-
I-minimize ang vibration at lateral force para maiwasan ang micro-cracks.
-
-
SiCOstiyaPaggiling at Pagpapakintab
-
Magaspang na paggilingupang alisin ang pinsala sa paglalagari (pagkagaspang ~10–30 µm).
-
Pinong paggilingupang makamit ang flatness ≤5 µm.
-
Chemical-Mechanical Polishing (CMP)upang maabot ang mala-salamin na pagtatapos (Ra ≤0.2 nm).
-
-
SiCOstiyaPaglilinis at Inspeksyon
-
Ultrasonic na paglilinissa Piranha solution (H₂SO₄:H₂O₂), DI water, pagkatapos ay IPA.
-
XRD/Raman spectroscopyupang kumpirmahin ang polytype (4H, 6H, 3C).
-
Interferometrypara sukatin ang flatness (<5 µm) at warp (<20 µm).
-
Apat na puntong pagsisiyasatupang subukan ang resistivity (hal. HPSI ≥10⁹ Ω·cm).
-
Inspeksyon ng depektosa ilalim ng polarized light microscope at scratch tester.
-
-
SiCOstiyaPag-uuri at Pag-uuri
-
Pagbukud-bukurin ang mga wafer ayon sa polytype at uri ng elektrikal:
-
4H-SiC N-type (4H-N): konsentrasyon ng carrier 10¹⁶–10¹⁸ cm⁻³
-
4H-SiC High Purity Semi-Insulating (4H-HPSI): resistivity ≥10⁹ Ω·cm
-
6H-SiC N-type (6H-N)
-
Iba pa: 3C-SiC, P-type, atbp.
-
-
-
SiCOstiyaPackaging at Pagpapadala
-
Ilagay sa malinis at walang alikabok na mga wafer box.
-
Lagyan ng label ang bawat kahon ng diameter, kapal, polytype, resistivity grade, at batch number.
-
2. Q: Ano ang mga pangunahing bentahe ng SiC wafers kaysa sa silicon wafers?
A: Kung ikukumpara sa mga silicon na wafer, pinapagana ng mga SiC na wafer ang:
-
Mas mataas na boltahe na operasyon(>1,200 V) na may mas mababang on-resistance.
-
Mas mataas na katatagan ng temperatura(>300 °C) at pinahusay na pamamahala ng thermal.
-
Mas mabilis na mga bilis ng paglipatna may mas mababang switching losses, binabawasan ang system-level na paglamig at laki sa mga power converter.
4. T: Anong mga karaniwang depekto ang nakakaapekto sa ani at pagganap ng SiC wafer?
A: Kabilang sa mga pangunahing depekto sa SiC wafer ang mga micropipe, basal plane dislocation (BPD), at mga gasgas sa ibabaw. Ang mga micropipe ay maaaring maging sanhi ng sakuna na pagkabigo ng aparato; Ang mga BPD ay tumataas sa paglaban sa paglipas ng panahon; at mga gasgas sa ibabaw ay humahantong sa pagkasira ng wafer o mahinang paglaki ng epitaxial. Ang mahigpit na inspeksyon at pagpapagaan ng depekto ay samakatuwid ay mahalaga upang mapakinabangan ang ani ng SiC wafer.
Oras ng post: Hun-30-2025